# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-034717

(43) Date of publication of application: 14.02.1991

(51)Int.CI.

H03H 11/12 H03H 19/00 H04B 1/40

(21)Application number: 01-168917

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

30.06.1989

(72)Inventor: SAWAHASHI MAMORU


SAWAHASHI MAMORU HATTORI TAKESHI

### (54) FILTER DEVICE

## (57)Abstract:

PURPOSE: To set the entire filter characteristic to an optimum value by comparing an input signal level to a filter circuit with a signal level after passing through the filter, calculating a required bias voltage, converting the voltage into an analog voltage and feeding the result to the filter circuit.

CONSTITUTION: A control section 1–7 takes a difference between a signal level received from an A/D converter 1–6 and an input signal level to a predetermined filter circuit 1–3 to calculate the attenuation of the filter circuit 1–3. Then the bias voltage is calculated so that the attenuation is a preset value to control the bias voltage of the filter circuit 1–3. The said bias voltage is latched by a latch circuit 1–8, converted into an analog quantity by a D/A converter 1–9 and fed to the filter circuit 1–3. Moreover, when the Q of the MOSFET–C filter circuit 1–3 is set, a signal within a filter pass band and having a frequency close to the cut–off frequency is used as the control signal.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]


[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



# ⑩ 日本国特許庁(JP)

# ◎ 公開特許公報(A) 平3-34717

®Int. Cl. ⁵

識別記号 庁内整理番号

H 03 H 11/12 19/00 H 04 B 1/40 A 7741-5 J 8837-5 J 7189-5 K

審査請求 未請求 請求項の数 1 (全7頁)

②特 頤 平1-168917

@出 顯 平1(1989)6月30日

会社内

⑫発 明 者 服 部 武 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

⑪出 顋 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

@代理人 弁理士山川 政樹 外1名

#### 明細書

#### 1. 発明の名称

フィルタ装置

### 2. 特許請求の範囲

前記制御回路は、

前記フィルタ回路の出力信号から所要信号のみ を取り出すフィルタと、

このフィルタの出力信号レベルをデジタル値に 変換するA/D変換器と、

フィルタ回路への入力信号レベルと前記フィルタ通過後の信号レベルとを比較して所要のフィルタ特性になるように前記MOSトランジスタにかけるパイアス電圧を計算する制御部と、

前記計算したパイアス電圧値をアナログ電圧に変換して前記フィルタ回路に供給するD/A変換器と

から成ることを特徴とするフィルタ装置。

### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、周波数特性が可変高精度で低消費電力のMOSFET-C(MOSFET-Coatinuous) フィルタ回路に関するものである。

#### (従来の技術)

従来からの代表的なフィルタ回路として、アクティブRCフィルタ、スイッチトキャパシタフィルタ (SCF)、MOSFBT-Cフィルタ等がある。

このうちMOSFBT-CフィルタはMOSFBTのドレイン・ソース間の抵抗領域を抵抗体として使用するアナログフィルタである。第6図にMOSFBTのゲート・ソース間電圧Vェッをパラメータにした場合のドレイン電流I。対ドレイン・ソース間電圧Vョッの特性を示す。信号が小坂幅の場合には1。 -Vョッ特性の傾斜すなわちドレイン・ソース間抵抗Rョッは線形抵抗近個領域Sに保まった一定と近似することができ、この近低

抗を抵抗体として使用するものである。図示するように、この抵抗値はVosに依存し、Vosをパラメータとして抵抗値を制御することができる。また、この抵抗値はVosにも依存するため、使用する信号の振幅に応じて抵抗値も異なる。

第7図(のに、ゲート・ソース間を制御端子とし、電圧制御抵抗として使用するMOSFET抵抗の構成を示す。第7図(のは上記MOSFET抵抗の等価回路図である。第7図(のにおいて、7-1はドレイン端子、7-2はゲート端子、7-3はソース端子、1-4はMOSFET、7-5はパイアス電圧保持用コンデンサであり、ゲート端子7-2とソース端子7-3の間にコンデンサ7-5を設け、コンデンサ7-5で保持するパイアス電圧により抵抗値を設定する。

このバイアス電圧設定法の従来例として大別して2つの方法がある。1つは間接制御方法、もう1つは直接制御方法である。

まず、間接制御方法について説明する。これは 「同じチップ上に作られた同じサイズのMOSF

基準発振器8-8の発振周波数を上記目標抵抗値で決まる発振周波数にセットし、それぞれの周波数を周波数比較器および制御回路8-7で比較し、双方の周波数が等しくなるようにマスタMOSFET8-6のバイアス電圧を変化させる。発振周波数が等しくなった時に、そのゲート・ソース間電圧をフィルタ回路8-3内のスレーブMOSFET8-4に与えるものである。

BTは等しい特性を有する」という経験則を利用 した方法である。この一例を第8図に示す。同図 において、8-1は入力端子、8-2は出力端子、 8-3はフィルタ回路、8-4はスレーブMOS FET、8-5は電圧制御発振器、8-6はマス タMOSFET、8-7は周波数比較器および制 御回路、8-8は基準発援器である。第8図にお いて、フィルタ回路8-3と同じICチップ上に、 フィルタ内で使用しているスレーブMOSFET 8-4と同じサイズのMOSFETを製作する。 このMOSFETを以下マスタMOSFETB-6と呼ぶ。このマスタMOSFET8-6で電圧 制御発振器8-5あるいはフィルタを構成して、 電圧制御ループあるいは位相制御ループでマスタ MOSFET8-6の抵抗値を設定する。このマ スタMOSFET8-6の抵抗値で発援周波数が 決まるようにリファレンス発援器 8 - 8 で抵抗値 を設定する。リファレンス発振器8-8で設定し た目標抵抗値からマスタMOSFET8-6を用 いた発振器8-5の発振周波数が決まり、外部の

SFBTを取り出してバイアス再設定する方法である。つまり、単にどれか1つのMOSFBTのパイアスを再設定するものである。従って、一般に(n+1)個のMOSFBTを用意して11個のMOSFBTを開発したのである。第9図では、MOSFBT(n')9-5のバイアスを対し、の間、予めバイアス電圧が所要の抵抗値に設路のれたMOSFBT(1)~(n)9-4をフィルタ回路913で使用する。

第10図はMOSFET9-5のバイアス設定のための回路図であり、MOSFET9-5の抵抗値R.。。=1/(Cr・「。)に設定される。ここで、CrはコンデンサC1の容量、「。はSW1、SW1、CSW2、SW2、の切替え周波数である。この回路は、文献(アイ・イー・イー・イー・回路は、文献(アイ・イー・イー・イー・ルクテザイクフィルターモノリシックMOSフィルタデザイ

ンへの連続時間アプローチ。. 29巻. 5号. 306~315頁. 1982年5月「IEEE.Transaction on CAS. "Switched Registor Filter—a continuous time approach to monolithic MOS Filter Design", Vol. 25, No. 5, pp. 306-315, May, 1982)」に記載されている。

## (発明が解決しようとする課題)

上述した間接制御方法では、1Cチップ上のスレーブMOSFETはすべて同じ特性であるは、なの場合のフィルタ精度である。この場合のフィルタ精度である。この場合のフィルタを正を決定するマスルタとスレーブ形のとのでは、ない1~2%である。このでは、カーシの抵抗値では、カーシの抵抗値では、ストージのでは、カーシーブMOSFET8-4に個別偏差があって、カーシーブMOSFET8-4に個別偏差があって、カーシーブMOSFET8-4に個別偏差があって、カーィルタ回路8-3上では補正手段はなん

#### (作用)

本発明によるフィルタ装置においては、制御ループを扱り返して制御することにより、フィルタ 特性全体が最適値に設定される。

#### (実施例)

従来のMOSFET-Cフィルタ回路は抵抗値

OSFBTの設定低抗値からの誤差が積み重なってフィルタ回路8-3全体の誤差となる。

また、上述した直接制御方法では、フィルタ回 路9-3内で使用するMOSFETのパイアスな 圧を直接設定するために上記の間接制御方法より はフィルタ精度は良い。この場合のフィルタ精度 はバイアス位圧設定回路のチューニング条件によ って決定される。すなわち、MOSFBT抵抗は Vesに依存するだけでなくVesにも依存するため、 パイアス電圧設定回路の信号のレベルは実際に使 用する信号と同レベルにしなければならない。さ らに、MOSFET抵抗は周波数特性を有し、こ れらの設定条件を厳密に一致させることは困難で ある。また、アナログ量で保持しているために、 パイアス電圧は低下し、実現抵抗値は設定抵抗値 からずれてくる。従って、複数のMOSFETを 用意してパイアス電圧が下がる前にMOSFET をスイッチングする必要がある。このスイッチン グ時の雑音がフィルタ回路9-3の出力に現れる。

(課題を解決するための手段)

変化のためのパラメータであるゲート・ソース間 電圧をアナログ量で保持するため、コンデンサを 使用しなければならない。このアナログ量は放電 するために、しきい値以下にパイアス電圧が下が った場合には新たにパイアス電圧を設定しなけれ ばならなかった。

本発明は、従来のMOSFETーCフィルタ回路と異なり、MOSFETのゲート・ソース間電圧をデジタル量で保持することを特徴とする。所要の抵抗値を実現するパイアス電圧がデジタル量で求まれば、その値は容易にラッチ回路を用いて保持できる。この保持した値をD/A変換器によりアナログ電圧に変換してMOSFETのゲート・ソース間に印加することを特徴とする。

また、従来の方法では、アナログ制御なので、 制御回路と実際のフィルタ回路とのミスマッチは 補償できない。さらに、バイアスな圧を設定する 回路はアナログだから、バイアスな圧の範囲はそ の設定回路に用いるオペアンプの特性で制限され るため、実現抵抗の範囲が制限される欠点があっ た。

本発明は、MOSFET抵抗を含むフィルタ特性の最適値を制御部を使用してソフトウェア的に設定することを第2の特徴とする。

本発明によるフィルタ装置の一実施例を第1図 に示す。同図において、1-1は入力信号端子、 1-2は出力信号端子、1-3はMOSFET-Cフィルタ回路、1-4は基準発捩器としての周 波数可変発振器、1-5は制御信号を取り出すフ ィルタ、1-6はA/D変換器、1-7は制御部 としてのマイクロプロセッサ、1-8はパイアス 電圧を保持するラッチ回路、1-9はD/A変換 器、1-10はスイッチである。パイアス電圧の 設定制御は入力信号が無いときに行なうから、こ こではスイッチ1-10を用い、フィルタ回路1 - 3 への信号を切り替えて行なう。フィルタ回路 1 - 3 の周波数特性を設定するときには、そのフ ィルタ回路1-3の遮断域又は波衰域の周波数の 信号を制御信号として周波数可変発振器1-4か ら受信入力する。上記制御信号はフィルタ回路 1

また、MOSFET-Cフィルタ回路1-3の Qを設定するときには、このフィルタの通過域で あってかつカットオフ周波数に近い信号を制御信 号として用いればよい。このように周波数可変発 振器1-4の出力を調節するには手動で行なって もよいが、制御部1-7が制御するようにすれば 迅速に調節できる。

- 3では通過域の信号ではないので、フィルタ回路1-3は、この信号を被譲し、登ませる。従って、フィルタ回路1-3の出力側で、上記制御信号成分を低域フィルタ1-5で取り出し、それをA/D変換器1-6でデジタルに変換して制御部1-7に入力する。

制御部1-7では、A/D変換器1-6かから子のは、A/D変換器1-6かから1-7では、A/D変換器1-6かから1-3への大力信号をとって、これでは、A/D変換器をとって、スペーでは、A/D変換器をとって、スペーでは、A/D変換をとって、スペーでは、A/D変換をといる。をフィルクを開御を表しては、A/D変換を制御を表しては、A/D変換を制御を表しては、A/Dを表換を表しては、A/Dを表換を表しては、A/Dを表してもないでは、A/Dを表しては、A/Dを表しては、A/Dを表しては、A/Dを表しては、A/Dを表しては、A/Dを表しては、A/Dを表しては、A/Dを表しては、A/Dを

は基準発振器 2 - 1 と可変分周器 2 - 2 で分周数 を変化させることにより実現できる。

フィルタ回路の一例として、二次パイカッド LPFの場合のフィルタ特性の制御方法を説明する回路を第3図に示す。同図において、3-1は入力端子、3-2は出力端子、3-3はフィルタ回路、C1, C2は値がc1, c2のコンデンサ、R1~R6は値がr1~r6の抵抗、3-4は演算増幅器、3-5はフィルタ、3-6はA/D変換器、3-1はマイクロプロセッサ、3-8はラッチ、3-9はD/A変換器、3-10,3-1

図示するように素子を決めると、フィルタ回路 3-3のカットオフ周波数、Q値、直流利得はそれぞれ次式で表わされる。

ス理圧で変化させることにより、Q. Hを変化させずに周波数特性を変化できる。制御ループで周波数特性が最適値になるように制御する。次に、スイッチ3-11をオンにして抵抗R1の値を変化させて、カットオフ周波数の信号をフィルタに参照信号として入力し、制御ループでQ値が最適値になるように制御する。

一般に、カットオフ周波数、Q値、直流利得のパラメータのうち、制御するパラメータの数だけ D/A変換器、ラッチ回路を用意する。素子値は、コンデンサの値を適当に設定して抵抗値が同じになるようにすることにより、D/A変換器、ラッチ回路を共有できる。

また、別の実施例を第4図に示す。第4図において第1図と同一部分又は相当部分には同一符号が付してある。第4図の基本的構成は第1図と同様であるが、基準発振器1-4を省略して、相手局からの基準信号を受信して動作させる構成である。このフィルタ装置を例えば自動車電話の移動機に用いたときに、発振器1-14は基地局1-

御する.

(発明の効果)

4. 図面の簡単な説明


第1図,第2図,第4図,第5図はは本発明の 実施例を示す系統図、第3図は二次パイカッドし


13に設ける。 猛地局 1~13からの信号を受信 するために、受信部1-12とAGC回路1…1 1を付加する。また、1-15は復調回路である。 さらに、第4図の基地局1-13の構成例を第 5 図に示す。同図において、5-1,5-4は入 力端子、5-2.5-3は出力端子、5-5.5 - 7 . 5 - 1 0 . 5 - 1 5 は帯域フィルタ、5 -6. 5-8. 5-17はミクサ、5-9は発援器、 5-11はリミッタ増幅器、5-12は復調器、 5-13は制御データを出力するフィルタ、5-14はシンセサイザ、5-16は電力増幅器、5 - 1 8 は変調器、 5 - 1 9 は増幅器、 5 - 2 0 は 可変発振器である。フィルタ5-7、5-10の 中心周波数は、90MH2, 455kH2であり、 変調器 5-18の中心周波数は145 M H z であ る。第5図においては、可変発振器5-20が基 **準発振器である。これを制御する信号は移動機側** の制御部1-7から出力され、移動機から送信さ れ、それを受信系の入力端子5-1から入力し、 復綱器 5 - 1 2 で取り出して発提器 5 - 2 0 を制


PFの場合のフィルタ特性の制御方法を説明する 回路を示す系統図、第6図はMOSFBTのドレインは彼対ドレイン・ソース間電圧の特性を示す 特性図、第7図はMOSPBTの抵抗制御を示す 説明図、第8図は従来の間接制御形MOSFBT - Cフィルタ回路を示す系統図、第9図は従来の 直接制御形MOSFBT-Cフィルタ回路を示す 系統図、第10図は第9図のMOSFBTと比較 用可変抵抗とを詳細に示す回路図である。


1-1…入力信号端子、1-2…出力信号端子、1-3…MOSFET-Cフィルタ、1-4…周被数可変発振器、1-5…フィルタ、1-6…A/D変換器、1-7…マイクロプロセッサ、1-8…ラッチ回路、1-9…D/A変換器、1-10…スイッチ。

特許出關人 日本電信電話株式会社 代 理 人 山 川 政 樹









THIS PAGE BLANK (USPTO)